7. 練習問題の答¶

7.1. (1 章)¶

7.2. (2 章)¶

10 進数で桁上がりはどのような場合に発生するか ?

1から数えて 10 の n 乗個目の数で桁上がりが発生し、n+1 桁の表現になる。
コンピュータではなぜ 2 進数を使用するのか ?

コンピュータ内部ではスイッチの ON/OFF の2状態で数を表現するが、ちょうど2 進数の 1,0 を表現するのに適しているから。
2 進数とコンピュータ内部の電子回路はどのような関係があるか ?

2 進数の 1,0 がコンピュータ内部ではスイッチの ON/OFF により表現される。
10 進数の 3 は 2 進数ではいくつになるか ?

11

2 進数の 110 は 10 進数ではいくつになるか ?

6
2 進数 1 桁と 8 桁はどのような名前があるか ?

bit, Byte
2 進数の 0.01 は 10 進数ではいくつになるか ?

0.25
2 進数の数の表現の原理を説明してみなさい。

使える数字は 0, 1 の 2 個。桁上がりは 1 から数えて 2 の n 乗個目の数に達した時に発生し、 n+1 桁になる。
2 進数の 0.101 は 10 進数ではいくつになるか ?

1/2 + 1/8 = 5/8 = 0.625

2 進数の 101101 は 10 進数ではいくつになるか ?

2^5 + 2^3 + 2^2 + 2^0 = 32 + 8 + 4 + 1 = 45
2 進数から 10 進数に変換する方法を説明しなさい。

1となっている各桁が2の何乗に相当するかを求め、それらの和を求める。
2 進数の 10110101 の各桁の 1 は 2 の何乗に対応するか ?

右から順に 2^0, 2^2, 2^4, 2^5, 2^7
2 進数の 0.1011 の各桁の 1 は 2 の何乗に対応するか ?

左から順に 2^-1, 2^-3, 2^-4
2 進数の 10110101 を 10 進数に変換しなさい。

1 + 4 + 16 + 32 + 128 = 181

2 進数の 0.1111 を 10 進数に変換しなさい。

0.5 + 0.25 + 0.125 + 0.0625 = 0.9375
10 進数から 2 進数に変換する時はどのような計算を繰り返すか ?

2による除算を行い答と余りを求める。得られた答に対して再帰的に2による除算を続ける。最後に得られた答と途中の余りを下から取ってきて並べることで2進数が得られる。
10 進数から 2 進数に変換する計算はいつ終了するか ?

除算の答えが1になったとき
10進数の 64 を 2 進数に変換しなさい。

1000000
2進数から 10 進数に変換する方法(その2)を説明しなさい。

左端から 1 桁取り出して 2 倍して中間結果とする。中間結果を 2 倍して、左端から 2 番目の桁を加算して中間結果とする。中間結果を 2 倍して、左端から 3 番目の桁を加算して中間結果とする。この処理を右端の桁まで繰り返す。

2進数の 10110101 を方法(その2)で 10 進数に変換しなさい。

((((((1 * 2 + 0) * 2 + 1) * 2 + 1) * 2 + 0) * 2 + 1) * 2 + 0) * 2 + 1 = 181
10進数から 2 進数に変換する手順を説明しなさい。

整数部分は 2 による除算を繰り返し実行して、各回の商と余りを求める。答が 1 になったら、最後の答 1 とそれまでの余りを下から順に並べる。
10進数の 127 を 2 進数に変換しなさい。

1111111
10進数の 256 を 2 進数に変換しなさい。

100000000
小数を 10 進数から 2 進数に変換する時はどのような計算を繰り返すか ?

2による乗算を行う。得られた答の小数部分について再帰的に2による乗算を繰り返す。

小数を 10 進数から 2 進数に変換する計算はいつ終了するか ?

2による乗算の答の小数部分が0になった時。

小数を 10 進数から 2 進数に変換する場合に気をつけることを 2 個挙げなさい。

2による乗算を行うのは小数部分についてのみ。 2による乗算の答の小数部分が0になった時に計算は終了する。結果の2進数は、各回の乗算の答の整数部分を上から取ってきて並べる。もとの数の整数部分は答に含めない。

10進数の 0.9375 を 2 進数に変換しなさい。

0.1111

10進数の 0.6 を 2 進数に変換しなさい。無限小数になる場合は小数点以下 5 位まで求めて計算を打ち切りなさい。

2 による乗算の答のみ以下に示す。この結果から、0.10011 となる。

16進数の表現の原理を説明しなさい。

16 進数は 0 ～ 9 と A, B, C, D, E, F の 16 種類の数字を使用する。一般に 16 のn 乗個目の数で桁上がりが発生し、n+1 桁の表現になる。右から数えて n 桁目の数は 16 のn-1乗が何個あるかを表す。
2進数の 1010 を 16 進数に変換しなさい。

A
16進数の F9 の次の値は何か。

FA
16進数の 100 より 2 小さい値は何か。

FE
10進数の小数を 2 進数に変換する方法を説明しなさい。

2 による乗算を繰り返し実行して、各回の答の整数部分を上から順に並べる。各回の乗算は直前の答の小数部分だけを対象とする。小数部分が 0 になったら計算終了。小数部分に同じ値が現れるようになったら循環小数となるので適当な桁数で計算を打ち切る。
10進数の 100.5625 を 2 進数に変換しなさい。

1100100.1001

2進数の 1101 を 16 進数に変換しなさい。

D
16進数の 1000 より 1 小さい値は何か。

FFF
2進数を 16 進数に変換する方法を説明しなさい。

右から4桁ずつに区切って、各4桁を対応する16進数一桁に置き換えて並べる。
2進数を 16 進数に変換する場合に気をつける点は何か。

必ず右から4桁ずつに区切ること。
16進数を 2 進数に変換する方法を説明しなさい。

16 進数の各桁を対応する 2 進数 4 桁に置き換えて並べる。

16進数を 2 進数に変換する場合に気をつける点は何か。

2 進数は必ず 4 桁で書き表す。 2進数全体の左端に現れる0を除いて、途中の0は省略できない。
2進数の乗算で生じる特有の現象は何か。

計算途中の各桁の和を求める段階で、縦方向に足す1の個数が増えると左の二桁隣に桁上げが生じることがある。
2進数の加算 (1101) ₂ + (1111) ₂ を計算しなさい。

   1101
 + 1111
--------
  11100
   111       (答の下のこの行は桁上がりを表す)

2進数の乗算 (1101) ₂ * (1111) ₂ を計算しなさい。

2進数の加算 (111011) ₂ + (10101) ₂ を計算しなさい。

   111011
 +  10101
----------
  1010000
   11111

2進数の加算 (101101) ₂ + (100110) ₂ を計算しなさい。

   101101
 + 100110
----------
  1010011
    11       (答の下のこの行は桁上がりを表す)

2進数の乗算 (111011) ₂ * (10101) ₂ を計算しなさい。

      111011
    *  10101
   ----------
      111011
    111011
  111011
-------------
 10011010111
  111 11

2進数の乗算 (101101) ₂ * (100110) ₂ を計算しなさい。

      101101
    * 100110
   ----------
     101101
    101101
 101101
-------------
 11010101110
   1111

2 の補数による符号の反転のさせ方を説明しなさい。

各ビットの 0,1 を反転させた後に 1 を加える。
8 ビットで表現した 11110000 は 10 進数ではいくつか。

符号のない整数としては 240, 2 の補数としては -16 の二通りの解釈ができる。

8 ビットの符号なし整数で表現した 11110000 は 10 進数ではいくつか。

240
8 ビットの 2 の補数で表現した 11110000 は 10 進数ではいくつか。

-16
10 進数の 50 を 2 の補数で表現する場合の桁数は何桁必要か。

絶対値の表現に6桁必要なので、1桁加えた7桁が必要
10 進数の 50 を 8 ビットの 2 の補数で表現しなさい。

00110010
10 進数の -50 を 8 ビットの 2 の補数で表現しなさい。

11001110

10 進数の -50 を符号と絶対値の組み合わせによる 2 進数で表現しなさい。

-110010
8 ビットの 2 の補数で (80) ₁₀ - (20) ₁₀ を加算に変換して計算しなさい。

   00010100 (20)
   11101011 反転
   11101100 +1, (-20)
 + 01010000 (80)
------------
   00111100 (60) これが答
   1

8ビットの 2 の補数で 01110101 - 00110100 を加算に変換して計算しなさい。結果は 2 進数と 10 進数の両方で示しなさい。

   00110100
   11001011 反転
   11001100 +1
 + 01110101
------------
   01000001 (65) これが答
   11111

2の補数で適切な桁数はどのように決めるのがよいか。

(表現したい数の絶対値を 2 進数で表すのに必要な桁数) + 1 桁以上
符号と絶対値の組み合わせに比べて、2 の補数を用いるとどのような利点があるか。

符号を別扱いにする必要がなく、数の一部として扱える。減算を加算で実行できる。

2 の補数表現で 111111111111 と 100000000000 はどちらが小さいか。

100000000000
2 の補数で 1111111111111111111 は 10 進数ではどのような値になるか。

-1
コンピュータ内部で整数の減算はどのように実行されるか。

2 の補数を用いて引く数の符号を反転させて、その数を加算する。
8 ビットの 2 の補数で (20) ₁₀ - (80) ₁₀ を計算しなさい。

   01010000 (80)
   10101111 反転
   10110000 +1, (-80)
 + 00010100 (20)
------------
   11000100 (-60) これが答

   -60 であることの確認は次のとおり

   11000100 (-60)
   00111011 反転
   00111100 +1, (60)

8 ビットの 2 の補数で $(127) ₁₀ - (128) ₁₀ を計算しなさい。

   011111111 (127)
 + 100000000 (-128)
-------------
   111111111 (-1) これが答

   -1 であることの確認は次のとおり

   111111111 (-1)
   000000000 反転
   000000001 +1, (1)

8 ビットの 2 の補数で 01001111 - 01101000 を計算しなさい。結果は 2 進数と 10 進数の両方で示しなさい。

   01101000
   10010111 反転
   10011000 +1
 + 01001111
------------
   11100111 (-??) -> (-25) これが答え

   絶対値の確認は次のとおり

   11100111 (-??)
   00011000 反転
   00011001 +1, (25)

8 ビットの 2 の補数で 00001111 - 01111000 を計算しなさい。結果は 2 進数と 10 進数の両方で示しなさい。

   01111000
   10000111 反転
   10001000 +1
 + 00001111
------------
   10010111 (-??) -> (-105) これが答え

   絶対値の確認は次のとおり

   10010111 (-??)
   01101000 反転
   01101001 +1, (105)

7.3. (3 章)¶

ブール論理で演算の対象となるのはどんな値か。

0, 1 の2個の値
2 進数、ブール論理、半導体回路はどんな関係があるか。

2 進数の 0, 1 はブール論理の 0, 1 に対応させることができる。半導体回路ではスイッチのON/OFF, 電圧の H, L に対応させることができる。 2 進数の演算はブール論理で記述することができる。ブール論理の演算は半導体回路内の素子として実装される。
真を表す他の表現を挙げなさい。

1, True, T
論理演算の出力は何個あるか。枝別れした場合はどうなるか。

1 個、枝別れしたら同じ値がコピーされる。

次に示す論理回路の入力、出力はどこか。

入力は右から、出力は左に伸びる線
次に示す論理回路の入力、出力はどこか。

入力は右から左に向かう2本の線、出力は左に伸びる線
真理値表の入力(の組み合わせ)を書く時に気をつける点は何か。

0,1 のすべての組合せを漏らさず書く。

0,1 の組合せを2進数と見たときに0から1ずつ値が大きくなる順に書くとよい。
AND の真理値表を入力の変数を C, D として示しなさい。

C  D | CD
----------
0  0 |  0
0  1 |  0
1  0 |  0
1  1 |  1

次に示す論理回路に 1, 0 を入力した場合の出力は何か。

1
次に示す論理回路に 1, 0 を入力した場合の出力は何か。

0
次に示す論理回路の入力、出力はどこか。

入力は下の 2 本並んでいる線、出力は上に伸びている線
真理値表とは何を表しているか。

論理式、論理関数の入力と出力の対応関係を表す。
次の真理値表の空欄を埋めて完成させなさい。

            __
A  B | AB | AB
---------------
0  0 |  0 | 1
0  1 |  0 | 1
1  0 |  0 | 1
1  1 |  1 | 0

       _   _   _  _
A  B | A | B | A・B
--------------------
0  0 | 1 | 1 |  1
0  1 | 1 | 0 |  0
1  0 | 0 | 1 |  0
1  1 | 0 | 0 |  0

次に示す論理回路に 1, 0 を入力した場合の出力は何か。

0
次に示す論理回路に 1, 0 を入力した場合の出力は何か。

1
次に示す論理回路の入力にすべて 1 を入力した場合の出力は何か。

1
次に示す論理回路の問題点を説明しなさい。

2 個の AND の出力が合流している。出力の信号は分岐はできるが合流はできない。
次に示す論理回路の入力と出力の関係を説明しなさい。

入力と同じ値が出力される。
論理演算 NOR の出力を否定したらどんな演算になるか考えなさい。

OR

定理 (1) の意味を説明しなさい。

変数Aと0でORを計算すると結果は常にAに一致する。
定理 (2) の意味を説明しなさい。

変数Aと1でORを計算すると結果は常に1になる。
定理 (3) の意味を説明しなさい。

変数A同士でORを計算すると結果は常にAに一致する。
定理 (7) の意味を説明しなさい。

変数Aの否定の否定を求めるとAに一致する。
定理 (16) が成立することを真理値表を用いて示しなさい。

 A  B  | A + B | A・(A+B)
-------------------------
 0  0  |   0   |   0
 0  1  |   1   |   0
 1  0  |   1   |   1
 1  1  |   1   |   1

式 (20) の右辺と左辺の真理値表を示しなさい。

                 _____   _   _   _   _
 A  B  | A + B | A + B | A | B | A + B
---------------------------------------
 0  0  |   0   |   1   | 1 | 1 |   1
 0  1  |   1   |   0   | 1 | 0 |   1
 1  0  |   1   |   0   | 0 | 1 |   1
 1  1  |   1   |   0   | 0 | 0 |   0

5 変数の論理演算の入力の組み合わせは何通りあるか。

32
2 変数 A, B の論理関数 $AB + \overline{A}\ \overline{B}$ の真理値表と回路図を示しなさい。

                _   _   _ _        _ _
 A  B  |  AB  | A | B | A B | AB + A B
---------------------------------------
 0  0  |   0  | 1 | 1 |  1  |  1
 0  1  |   0  | 1 | 0 |  0  |  0
 1  0  |   0  | 0 | 1 |  0  |  0
 1  1  |   1  | 0 | 0 |  0  |  1

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex327.png に示す。

ex327

2 変数 A, B の論理関数 $AB + \overline{AB}$ の真理値表と回路図を示しなさい。

                __        __
 A  B  |  AB  | AB | AB + AB
-----------------------------
 0  0  |   0  | 1  |   1
 0  1  |   0  | 1  |   1
 1  0  |   0  | 1  |   1
 1  1  |   1  | 0  |   1

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex328.png に示す。

ex328

定理 (8) の意味を説明しなさい。

ある論理変数とその否定で論理和を求めると常に 1 になる。
定理 (15) と (19) が成立することを真理値表を用いて示しなさい。

 A  B  C | A + B | A + C | (A + B)(A + C) | B・C | A + B・C
------------------------------------------------------------
0  0 |   0   |   0   |       0        |   0  |     0
0  1 |   0   |   1   |       0        |   0  |     0
1  0 |   1   |   0   |       0        |   0  |     0
1  1 |   1   |   1   |       1        |   1  |     1
0  0 |   1   |   1   |       1        |   0  |     1
0  1 |   1   |   1   |       1        |   0  |     1
1  0 |   1   |   1   |       1        |   0  |     1
1  1 |   1   |   1   |       1        |   1  |     1
                ____   _   _   _   _
 A  B  | A・B | A・B | A | B | A + B
-------------------------------------
0  |   0  |   1  | 1 | 1 |   1
1  |   0  |   1  | 1 | 0 |   1
0  |   0  |   1  | 0 | 1 |   1
1  |   1  |   0  | 0 | 0 |   0

2 変数 A, B の論理関数 $A\overline{A} + B\overline{B}$ の真理値表と回路図を示しなさい。

         _    _   _    _    _    _
 A  B  | A | AA | B | BB | AA + BB
-----------------------------------
 0  0  | 1 |  0 | 1 |  0 |    0
 0  1  | 1 |  0 | 0 |  0 |    0
 1  0  | 0 |  0 | 1 |  0 |    0
 1  1  | 0 |  0 | 0 |  0 |    0

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/kiso71.gif の2.4に示す。

ex331

2 変数 A, B の論理関数 $(A + B)\overline{A}$ の真理値表と回路図を示しなさい。

                 _          _
 A  B  | A + B | A | (A + B)A
------------------------------
 0  0  |   0   | 1 |    0
 0  1  |   1   | 1 |    1
 1  0  |   1   | 0 |    0
 1  1  |   1   | 0 |    0

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/kiso71.gif の2.5に示す。

ex332

3 変数 A, B, C の論理関数 $(\overline{A} + C)A\overline{B}$ の真理値表と回路図を示しなさい。

           _   _        _    _      _
 A  B  C | A | A + C | AB | (A + C)AB
--------------------------------------
 0  0  0 | 1 |   1   |  0 |     0
 0  0  1 | 1 |   1   |  0 |     0
 0  1  0 | 1 |   1   |  0 |     0
 0  1  1 | 1 |   1   |  0 |     0
 1  0  0 | 0 |   0   |  1 |     0
 1  0  1 | 0 |   1   |  1 |     1
 1  1  0 | 0 |   0   |  0 |     0
 1  1  1 | 0 |   1   |  0 |     0

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/kiso71.gif の2.6に示す。

3 変数 A, B, C の論理関数 $AC + \overline{B}C$ の真理値表と回路図を示しなさい。

                _         _
 A  B  C | AC | BC | AC + BC
-----------------------------
 0  0  0 |  0 |  0 |    0
 0  0  1 |  0 |  1 |    1
 0  1  0 |  0 |  0 |    0
 0  1  1 |  0 |  0 |    0
 1  0  0 |  0 |  0 |    0
 1  0  1 |  1 |  1 |    1
 1  1  0 |  0 |  0 |    0
 1  1  1 |  1 |  0 |    1

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/kiso71.gif の2.7に示す。

次の論理回路を表す論理式と真理値表を求めなさい。

 AB(A + B)

 A  B  | A・B | A + B | AB(A + B)
----------------------------------
 0  0  |   0  |   0   |     0
 0  1  |   0  |   1   |     0
 1  0  |   0  |   1   |     0
 1  1  |   1  |   1   |     1

3 変数 A, B, C の論理関数 $B + A\overline{C}$ の真理値表と回路図を示しなさい。

            _        _
 A  B  C | AC | B + AC
-----------------------
 0  0  0 |  0 |   0
 0  0  1 |  0 |   0
 0  1  0 |  0 |   1
 0  1  1 |  0 |   1
 1  0  0 |  1 |   1
 1  0  1 |  0 |   0
 1  1  0 |  1 |   1
 1  1  1 |  0 |   1

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex336.png に示す。

ex336

真理値表から論理式を求める場合の手順を説明しなさい。

真理値表で出力が 1 になっている項の入力に注目して、各変数で入力が 0 の場合は変数名に否定を加えて、1 の場合はそのままにして変数名を並べると、その出力に対応する最小項が得られる。この操作を出力が1のすべての項に対して行い、得られた項をORで連結すると加法標準形の論理式となる。
入出力関係が次の真理値表で表される論理関数の式と回路図を示しなさい。

_ _    _ _     _
ABC + AB C + ABC

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex338.png に示す。

ex338

次の回路図で表される論理回路の論理式と真理値表を示しなさい。

  _
 AB(A+B)
           _             _
 A  B  |  AB  | A + B | AB(A + B)
----------------------------------
 0  0  |   0  |   0   |     0
 0  1  |   0  |   1   |     0
 1  0  |   1  |   1   |     1
 1  1  |   0  |   1   |     0

3 変数 A, B, C の論理関数 $\overline{A}B + AB\overline{C}$ の真理値表と回路図を示しなさい。

           _      _   _      _
 A  B  C | AB | ABC | AB + ABC
-------------------------------
 0  0  0 |  0 |  0  |    0
 0  0  1 |  0 |  0  |    0
 0  1  0 |  1 |  0  |    1
 0  1  1 |  1 |  0  |    1
 1  0  0 |  0 |  0  |    0
 1  0  1 |  0 |  0  |    0
 1  1  0 |  0 |  1  |    1
 1  1  1 |  0 |  0  |    0

 回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex340.png に示す。

ex340

入出力関係が次の真理値表で表される論理関数の式と回路図を示しなさい。

_ _    _ _   _       _
A BC + ABC + ABC + ABC

回路図は http://edu.isc.chubu.ac.jp/naga/figure/kiso82.gif に示す。

入出力関係が次の真理値表で表される論理関数の式と回路図を示しなさい。

_ _   _       _
ABC + ABC + ABC + ABC

回路図は http://edu.isc.chubu.ac.jp/naga/figure/kiso81.gif の2.5に示す。

次の回路図で表される論理回路の論理式と真理値表を示しなさい。

       _       _   _  _
 (AB + AB) + (AB + A・B)
              _     _   _  _         _       _   _  _
 A  B  | AB | AB | AB | A・B | (AB + AB) + (AB + A・B)
-----------------------------------------------------
 0  0  |  0 |  0 |  0 |   1  |           1
 0  1  |  0 |  1 |  0 |   0  |           1
 1  0  |  0 |  0 |  1 |   0  |           1
 1  1  |  1 |  0 |  0 |   0  |           1

次の回路図で表される論理回路の論理式と真理値表を示しなさい。

       _
 (AB)(AB)
               _         _
 A  B  | AB | AB | (AB)(AB)
----------------------------
 0  0  |  0 |  0 |     0
 0  1  |  0 |  0 |     0
 1  0  |  0 |  1 |     0
 1  1  |  1 |  0 |     0

3 変数 A, B, C の論理関数 $\overline{A}\ \overline{B} + \overline{B}C + A\overline{B}\ \overline{C}$ を加法標準形で示しなさい。

_ _   _       _ _     _ _
A B(C+C) + (A+A)BC + AB C =
_ _    _ _ _    _    _ _     _ _
A BC + A B C + ABC + A BC + AB C =
_ _    _ _ _    _     _ _
A BC + A B C + ABC + AB C

3 変数 A, B, C の論理関数 $\overline{A}BC + A\overline{B}\ \overline{C} + \overline{A}\ \overline{B}$ を加法標準形で示しなさい。

_      _ _   _ _   _
ABC + AB C + A B(C+C)=
_      _ _   _ _    _ _ _
ABC + AB C + A BC + A B C

4 変数 A, B, C, D の論理関数 $\overline{A}C\overline{D} + \overline{A}BD + \overline{A}B\overline{C} + \overline{A}\ \overline{B}\ \overline{C}\ \overline{D}$ を加法標準形で示しなさい。

_   _  _   _    _     _ _   _    _ _ _ _
A(B+B)CD + AB(C+C)D + ABC(D+D) + A B C D =
_  _   _ _ _   _      _ _    _ _    _ _ _   _ _ _ _
ABCD + A BCD + ABCD + ABCD + ABCD + ABC D + A B C D =
_  _   _ _ _   _      _ _    _ _ _   _ _ _ _
ABCD + A BCD + ABCD + ABCD + ABC D + A B C D

4 変数 A, B, C, D の論理関数 $BCD + \overline{A}BD + B\overline{C}\ \overline{D} + AB\overline{C}D$ を加法標準形で示しなさい。

   _       _    _        _  _ _     _
(A+A)BCD + AB(C+C)D + (A+A)BC D + ABCD =
       _      _      _ _      _ _   _ _ _     _
ABCD + ABCD + ABCD + ABCD + ABC D + ABC D + ABCD =
       _      _ _      _ _   _ _ _     _
ABCD + ABCD + ABCD + ABC D + ABC D + ABCD

3 変数 A, B, C の論理関数 $\overline{A}\ \overline{B} + \overline{B}C + A\overline{B}\ \overline{C}$ をカルノー図で示しなさい。その結果を用いて簡単化した論理関数と回路図を示しなさい。

カルノー図は http://edu.isc.chubu.ac.jp/naga/figure/ex349.png に示す。
         _
論理式は B と簡単化できる。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex3491.png に示す。

ex349

ex3491

3 変数 A, B, C の論理関数 $\overline{A}BC + A\overline{B}\ \overline{C} + \overline{A}\ \overline{B}$ をカルノー図で示しなさい。その結果を用いて簡単化した論理関数と回路図を示しなさい。

カルノー図は http://edu.isc.chubu.ac.jp/naga/figure/ex350.png に示す。
         _    _ _
論理式は AC + B C と簡単化できる。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex3501.png に示す。

4 変数 A, B, C, D の論理関数 $\overline{A}C\overline{D} + \overline{A}BD + \overline{A}B\overline{C} + \overline{A}\ \overline{B}\ \overline{C}\ \overline{D}$ をカルノー図で示しなさい。その結果を用いて簡単化した論理関数と回路図を示しなさい。

カルノー図は http://edu.isc.chubu.ac.jp/naga/figure/ex351.png に示す。
         _ _   _
論理式は A D + AB と簡単化できる。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex3511.png に示す。

4 変数 A, B, C, D の論理関数 $BCD + \overline{A}BD + B\overline{C}\ \overline{D} + AB\overline{C}D$ をカルノー図で示しなさい。その結果を用いて簡単化した論理関数と回路図を示しなさい。

カルノー図は http://edu.isc.chubu.ac.jp/naga/figure/ex352.png に示す。
               _
論理式は BD + BC と簡単化できる。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex3521.png に示す。

最小項とは何か説明しなさい。

論理積と否定で構成される項で、すべての変数が含まれているもの。 1個の最小項は真理値表の1個の出力1に対応する。
加法形と加法標準形の違いを説明しなさい。

加法形は個々の項が論理積と否定で構成され、複数の項がある場合は論理和で結合されている論理関数の表現の仕方。加法標準形は個々の項が全て最小項になっている加法形。

論理関数を加法標準形で表すことでどのような利点があるか。

最小項1個が出力1の1個に対応するので、出力1が何個あるかが式からわかる。ある論理関数に対して、加法標準形は(項の並びの順番を除いて)1種類しか存在しないので、一意に論理関数を定義できる。加法標準形から論理関数の簡単化を行う場合、一定の手順で行うことができるので、コンピュータにより簡単化を自動化できる。
カルノー図中の個々のマスは何を表しているか。

真理値表の出力の1、および最小項1個に対応する。
カルノー図中の縦横の軸に沿って割り振る 0,1 の並びを決めるときに気をつける点はなにか。

隣接する項とハミング距離が必ず 1 だけ異なるように値を並べる
カルノー図中の端のマスや角のマスは他のマスとどのように隣接すると扱うか。

反対側の端や角のマスと隣接しているものとして扱う。例として右端のマスであれば、反対側の左端のマスと隣接する。上端のマスであれば反対側の下端のマスと隣接する。
カルノー図を用いて論理関数を簡単化する場合、図中の1をどのようにまとめるか。

必ず 2 のn 乗個をまとめる。一度にまとめる1の個数が多いほど、変数を減らして式を簡単化できる。よってなるべく多くの1をまとめる。項をまとめる際に同じ1を複数回使っても問題ない。
$AB + \overline{A}\ \overline{B}$ と $\overline{A\overline{B} + \overline{A}B}$ が等価であることを真理値表により示しなさい。

                             ________
              _ _    _   _     _   _
 A  B  | AB + A B | AB + AB | AB + AB
--------------------------------------
 0  0  |  1       |  0      |   1
 0  1  |  0       |  1      |   0
 1  0  |  0       |  1      |   0
 1  1  |  1       |  0      |   1

7.4. (4 章)¶

エンコーダの機能を説明しなさい。

エンコーダは入力された信号を別の形式の符号に変換する回路である。
デコーダの機能を説明しなさい。

デコーダは符号化された信号からもとの信号に逆変換する回路である。
入力 : 3bitの2進数、出力 : B0 – B7 の選択信号を生成するデコーダ回路を設計しなさい。入力が000の時に出力はB0、入力が111の時に出力はB7が1になるものとする。真理値表、簡単化した論理式、回路図を示しなさい。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex403.png に示す。各出力の論理式は項が一つしかなく、これ以上簡単化できないのは明らかなのでカルノー図は省略する。

 A2  A1  A0 |  B0  B1  B2  B3  B4  B5  B6  B7
---------------------------------------------
 0   0   0  |  1   0   0   0   0   0   0   0
 0   0   1  |  0   1   0   0   0   0   0   0
 0   1   0  |  0   0   1   0   0   0   0   0
 0   1   1  |  0   0   0   1   0   0   0   0
 1   0   0  |  0   0   0   0   1   0   0   0
 1   0   1  |  0   0   0   0   0   1   0   0
 1   1   0  |  0   0   0   0   0   0   1   0
 1   1   1  |  0   0   0   0   0   0   0   1

      -- -- --
 B0 = A2 A1 A0
      -- --
 B1 = A2 A1 A0
      --    --
 B2 = A2 A1 A0
      --
 B3 = A2 A1 A0
         -- --
 B4 = A2 A1 A0
         --
 B5 = A2 A1 A0
            --
 B6 = A2 A1 A0

 B7 = A2 A1 A0

マルチプレクサの機能を説明しなさい。

マルチプレクサ(MUX)は複数本の入力信号線から1本を選択して出力信号線に接続する (入力信号を出力にコピーする)。
デマルチプレクサの機能を説明しなさい。

デマルチプレクサ(DEMUX)は 1本の入力信号線の信号を、複数本ある出力信号線から選択したところに接続する。
前の問題で作成した3入力8出力のデコーダを活用して、 8入力1出力のマルチプレクサを設計しなさい。入力を A1〜A8, チャンネル選択信号を S1, S2, S3, 出力を B として、出力を表す論理式と回路図を示しなさい。

この回路は入力が11ビットとなるので、真理値表とカルノー図は非常に大きくなり描けないので解答から除く。論理式と回路図は次のようになる。回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex406.png に示す。

ex406

$B = & A1\ \overline{S1}\ \overline{S2}\ \overline{S3} + A2\ \overline{S1}\ \overline{S2}\ S3 + A3\ \overline{S1}\ S2\ \overline{S3} + \\ & A4\ \overline{S1}\ S2\ S3 + A5\ S1\ \overline{S2}\ \overline{S3} + A6\ S1\ \overline{S2}\ S3 + \\ & A7\ S1\ S2\ \overline{S3} + A8\ S1\ S2\ S3 \\$

比較器の機能を説明しなさい。

比較器とは入力された 2 個の数 A, B について、A が大きいか、等しいか、 B が大きいかを判定する回路である。
2bit の比較器が部品として使える場合に、それに機能を付加して3bit の比較器を構成しなさい。回路図を示しなさい。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex408.png に示す。

ex408

2 進数 1 桁の加算の入力と和、桁上がりの関係を示しなさい。

+ 0 = 0, 桁上がり 0
+ 1 = 1, 桁上がり 0
+ 0 = 1, 桁上がり 0
+ 1 = 0, 桁上がり 1

半加算器はどのような機能を持った回路か。英語の名称は何か。

2 進数 1 桁の数2個の加算を行い、和と桁上がりを出力する。 Half Adder
半加算器はどのような論理演算の組み合わせで実現できるか。

排他的論理和と論理積、または論理和、論理積、否定。
入力を A, B, 和を S, 桁上がりを C としたときの、半加算器の真理値表とS, C の論理式を示しなさい。

  入力        出力
----------  ----------
 A     B     S     C
----------  ----------
 0     0     0     0
 0     1     1     0
 1     0     1     0
 1     1     0     1
     _   _
S = AB + AB
C = AB

半加算器を 2 個の論理演算の素子で構成する時の回路図を示しなさい。

講義資料のWebページ中の　半加算器の回路図 (1)　を参照する。
半加算器を 4 個の AND, OR, NOT の素子で構成する場合に、どのような点を考慮して式を変形したか。

桁上がりを求めるためにABがあるので、和を求める論理演算でもABが現れるように式を変形して、 ABを共通で使うようにした。

半加算器を 6 個の AND, OR, NOT の素子で構成する時の回路図を示しなさい。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/kiso81.gif の2.3に示す。講義資料のWebページ中の　半加算器の回路図 (2)　を参照してもよい。
半加算器の機能の問題点を述べなさい。

下位の桁からの桁上がり入力を処理することができないので、複数桁加算器への拡張ができない。
桁上がりの入力を含めて 2 進数 1 桁の加算の入力と和、桁上がり出力の関係を示しなさい。

+ 0 + 0 = 0, 桁上がり 0
+ 0 + 1 = 1, 桁上がり 0
+ 1 + 0 = 1, 桁上がり 0
+ 1 + 1 = 0, 桁上がり 1
+ 0 + 0 = 1, 桁上がり 0
+ 0 + 1 = 0, 桁上がり 1
+ 1 + 0 = 0, 桁上がり 1
+ 1 + 1 = 1, 桁上がり 1

全加算器はどのような機能を持った回路か。英語の名称は何か。

2 進数 1 桁の数2個と下位の桁からの桁上がり入力の加算を行い、和と桁上がりを出力する。 Full Adder
全加算器はどのような論理演算の組み合わせで実現できるか。

排他的論理和と論理積、または論理和、論理積、否定。

入力を A, B, 桁上がり入力を C, 和を S, 桁上がり出力を CN としたときの、全加算器の真理値表と S, CN の論理式を示しなさい。

 A  B  C | S | CN
------------------
0  0 | 0 |  0
0  1 | 1 |  0
1  0 | 1 |  0
1  1 | 0 |  1
0  0 | 1 |  0
0  1 | 0 |  1
1  0 | 0 |  1
1  1 | 1 |  1

全加算器の論理式を変形する時に、どのような点を考慮して式を変形したか。

半加算器2個を組み合わせると効率よく回路を実現できるので、半加算器の出力 S, CN が論理式中に現れるように変形した。
全加算器を半加算器 2 個と適当な論理演算の素子で構成する時の回路図を示しなさい。

講義資料のWebページ中の　(半加算器の組み合わせによる)全加算器の回路図 (2)　を参照する。
全加算器への入力が A=0, B=1, C=1 のとき、S’ と S’C の値を求めなさい。

S’ = 1, S’C = 1
全加算器への入力が A=1, B=0, C=1 のとき、S’ と S’C の値を求めなさい。

S’ = 1, S’C = 1

全加算器への入力が A=1, B=1, C=0 のとき、S’ と S’C の値を求めなさい。

S’ = 0, S’C = 0

全加算器を半加算器 2 個と適当な論理演算の素子で構成する時の回路図を AND, OR, NOT の組み合わせで示しなさい。

http://edu.isc.chubu.ac.jp/naga/figure/kiso91.gif に示す。

全加算器を、もともとの S と CN の論理式により構成する場合の回路図を示しなさい。

http://edu.isc.chubu.ac.jp/naga/figure/kiso92.gif に示す。

複数桁加算器において下位の桁の桁上がり出力はどこに接続するか。

一つ上位の桁の桁上がり入力に接続する。

全加算器 4 個を組み合わせて 4 桁の加算器を構成する時の回路図を示しなさい。リプルキャリー型でよい。

回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex429.png に示す。

ex429

4 桁の 2 の補数を求める回路の回路図を示しなさい。リプルキャリー型でよい。

http://edu.isc.chubu.ac.jp/naga/figure/kiso93.gif および http://edu.isc.chubu.ac.jp/naga/figure/kiso94.gif に示す。
4 桁の減算回路の回路図を示しなさい。リプルキャリー型でよい。

http://edu.isc.chubu.ac.jp/naga/figure/kiso95.gif に示す。
複数桁加算器における桁上げ処理でリプルキャリー型とキャリールックアヘッド型それぞれのメリット、デメリットを説明しなさい。

リプルキャリー型のメリットは1桁の加算器を必要なだけ接続することで回路を実現でき、動作原理が理解しやすい。デメリットはある桁の加算を行う場合は必ず下位桁の桁上げ入力が必要となり、高速な処理ができない。キャリールックアヘッド型のメリットは各桁の桁上げ出力を同時に生成することができ、高速な処理が実現できる。デメリットは桁上げ出力を求めるために複雑な回路が必要となり、回路規模が大きくなり消費電力も多くなる点である。
入力 : 3bitの2進数、出力 : 入力が2の倍数の時に1となる、2の倍数を判定する回路を設計しなさい。真理値表、カルノー図、簡単化した論理式、回路図を示しなさい。

真理値表、簡単化した論理式を以下に示す。カルノー図と回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex433.png に示す。

ex433

 A2 A1 A0 | B
--------------
 0  0  0  | 1
 0  0  1  | 0
 0  1  0  | 1
 0  1  1  | 0
 1  0  0  | 1
 1  0  1  | 0
 1  1  0  | 1
 1  1  1  | 0
     __
 B = A0

入力 : 4bitの2進数、出力 : 入力が3の倍数の時に1となる、3の倍数を判定する回路を設計しなさい。真理値表、カルノー図、簡単化した論理式、回路図を示しなさい。

真理値表、簡単化した論理式を以下に示す。カルノー図と回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex434.png に示す。

ex434

 A3 A2 A1 A0 | B
-----------------
0  0  0  | 1
0  0  1  | 0
0  1  0  | 0
0  1  1  | 1
1  0  0  | 0
1  0  1  | 0
1  1  0  | 1
1  1  1  | 0
0  0  0  | 0
0  0  1  | 1
0  1  0  | 0
0  1  1  | 0
1  0  0  | 1
1  0  1  | 0
1  1  0  | 0
1  1  1  | 1
     __ __ __ __   __ __         __       __      __ __            __ __
 B = A3 A2 A1 A0 + A3 A2 A1 A0 + A3 A2 A1 A0 + A3 A2 A1 A0 + A3 A2 A1 A0 + A3A2A1A0

入力 : 4bitの2進数、出力 : 入力が4の倍数の時に1となる、4の倍数を判定する回路を設計しなさい。真理値表、カルノー図、簡単化した論理式、回路図を示しなさい。

真理値表、簡単化した論理式を以下に示す。カルノー図と回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex435.png に示す。

ex435

 A3 A2 A1 A0 | B
-----------------
0  0  0  | 1
0  0  1  | 0
0  1  0  | 0
0  1  1  | 0
1  0  0  | 1
1  0  1  | 0
1  1  0  | 0
1  1  1  | 0
0  0  0  | 1
0  0  1  | 0
0  1  0  | 0
0  1  1  | 0
1  0  0  | 1
1  0  1  | 0
1  1  0  | 0
1  1  1  | 0
     __ __
 B = A1 A0

A,B,C の3人が投票した多数決の結果を判定する回路を設計しなさい。出力は賛成多数の場合に1とする。真理値表、カルノー図、簡単化した論理式、回路図を示しなさい。

真理値表、簡単化した論理式を以下に示す。カルノー図と回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex436.png に示す。

ex436

 A  B  C  | D
--------------
0  0  | 0
0  1  | 0
1  0  | 0
1  1  | 1
0  0  | 0
0  1  | 1
1  0  | 1
1  1  | 1

 D = AB + BC + AC

A,B,C,D の4人が投票した多数決の結果を判定する回路を設計しなさい。ただしAの投票は2票分の重みを持つものとする。出力は賛成多数の場合に1とする。真理値表、カルノー図、簡単化した論理式、回路図を示しなさい。

真理値表、簡単化した論理式を以下に示す。カルノー図と回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex437.png に示す。

ex437

 A  B  C  D  | E
-----------------
0  0  0  | 0
0  0  1  | 0
0  1  0  | 0
0  1  1  | 0
1  0  0  | 0
1  0  1  | 0
1  1  0  | 0
1  1  1  | 1
0  0  0  | 0
0  0  1  | 1
0  1  0  | 1
0  1  1  | 1
1  0  0  | 1
1  0  1  | 1
1  1  0  | 1
1  1  1  | 1

 E = AB + AC + AD + BCD

入力 : 3bitの2進数、出力 : 偶数パリティビットを生成する回路を設計しなさい。真理値表、カルノー図、簡単化した論理式、回路図を示しなさい。偶数パリティとは入力データ中の1の個数が奇数の時に1、偶数の時に0となる。入力データとパリティビットをあわせると1の個数が常に偶数になる。

真理値表、簡単化した論理式を以下に示す。カルノー図と回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex438.png に示す。

ex438

 A  B  C  | P
--------------
 0  0  0  | 0
 0  0  1  | 1
 0  1  0  | 1
 0  1  1  | 0
 1  0  0  | 1
 1  0  1  | 0
 1  1  0  | 0
 1  1  1  | 1

     _ _     _   _     _ _
 P = A B C + A B C + A B C + A B C

入力 : 4bitの2進数、出力 : 奇数パリティビットを生成する回路を設計しなさい。真理値表、カルノー図、簡単化した論理式、回路図を示しなさい。奇数パリティとは入力データ中の1の個数が奇数の時に0、偶数の時に1となる。入力データとパリティビットをあわせると1の個数が常に奇数になる。

真理値表、簡単化した論理式を以下に示す。カルノー図と回路図は http://edu.isc.chubu.ac.jp/naga/figure/ex439.png に示す。

ex439

 A  B  C  D  | P
-----------------
0  0  0  | 1
0  0  1  | 0
0  1  0  | 0
0  1  1  | 1
1  0  0  | 0
1  0  1  | 1
1  1  0  | 1
1  1  1  | 0
0  0  0  | 0
0  0  1  | 1
0  1  0  | 1
0  1  1  | 0
1  0  0  | 1
1  0  1  | 0
1  1  0  | 0
1  1  1  | 1

     _ _ _ _   _ _       _   _     _     _     _ _       _   _       _ _
 P = A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D

7.5. (5 章)¶

RS-FF の特性表を示しなさい。

入力		出力
S	R	Qn	$\overline{Qn}$
0	0	Q	$\overline{Q}$
0	1	0	1
1	0	1	0
1	1	X	X

RS-FF の展開特性表を示しなさい。

入力		現状態		出力
S	R	Q	$\overline{Q}$	Qn	$\overline{Qn}$
0	0	0	1	0	1
0	1	0	1	0	1
1	0	0	1	1	0
1	1	0	1	X	X
0	0	1	0	1	0
0	1	1	0	0	1
1	0	1	0	1	0
1	1	1	0	X	X

RS-FF の特性方程式を示しなさい。

$Qn = S\overline{R}\ \overline{Q} + \overline{S}\ \overline{R}Q + S\overline{R}Q \\ \overline{Qn} = \overline{S}\ \overline{R}\ \overline{Q} + \overline{S}R\overline{Q} + \overline{S}RQ$

RS-FF の特性方程式をカルノー図を用いて簡単化しなさい。

ex504

$Qn & = S + \overline{R}Q \\ \overline{Qn} & = R + \overline{S}\ \overline{Q} \\ SR & = 0$

JK-FF の特性表を示しなさい。

入力		出力
J	K	Qn	$\overline{Qn}$
0	0	Q	$\overline{Q}$
0	1	0	1
1	0	1	0
1	1	$\overline{Q}$	Q

JK-FF の展開特性表を示しなさい。

入力		現状態		出力
J	K	Q	$\overline{Q}$	Qn	$\overline{Qn}$
0	0	0	1	0	1
0	1	0	1	0	1
1	0	0	1	1	0
1	1	0	1	1	0
0	0	1	0	1	0
0	1	1	0	0	1
1	0	1	0	1	0
1	1	1	0	0	1

JK-FF の特性方程式を示しなさい。

$Qn = J\overline{K}\ \overline{Q} + JK\overline{Q} + \overline{J}\ \overline{K}Q + J\overline{K}Q \\ \overline{Qn} = \overline{J}\ \overline{K}\ \overline{Q} + \overline{J}K\overline{Q} + \overline{J}KQ + JKQ$

JK-FF の特性方程式をカルノー図を用いて簡単化しなさい。

ex508

$Qn & = J\overline{Q} + \overline{K}Q \\ \overline{Qn} & = \overline{J}\ \overline{Q} + KQ \\$

T-FF の特性表を示しなさい。

入力	出力
T	Qn	$\overline{Qn}$
0	Q	$\overline{Q}$
1	$\overline{Q}$	Q

T-FF の展開特性表を示しなさい。

入力	現状態		出力
T	Q	$\overline{Q}$	Qn	$\overline{Qn}$
0	0	1	0	1
1	0	1	1	0
0	1	0	1	0
1	1	0	0	1

T-FF の特性方程式を示しなさい。

$Qn = T\overline{Q} + \overline{T}Q \\ \overline{Qn} = \overline{T}\ \overline{Q} + TQ$

D-FF の特性表を示しなさい。

入力	出力
D	Qn	$\overline{Qn}$
0	0	1
1	1	0

D-FF の展開特性表を示しなさい。

入力	現状態		出力
D	Q	$\overline{Q}$	Qn	$\overline{Qn}$
0	0	1	0	1
1	0	1	1	0
0	1	0	0	1
1	1	0	1	0

D-FF の特性方程式を示しなさい。

$Qn = D\overline{Q} + DQ = D \\ \overline{Qn} = \overline{D}\ \overline{Q} + \overline{D}Q = \overline{D} \\$

フリップフロップにおける発振、レーシングとはどのような現象か説明しなさい。

デジタル回路、論理回路において、回路が連続して動作してしまうことで出力が定常状態にならず値が確定しないこと。
クロック波形、クロックパルスとは何か説明しなさい。

回路内の信号変化のタイミングをコントロールするために供給される一定周期のパルス波形
クロック波形の立ち上がり、立ち下がりとは何か説明しなさい。

クロック波形が L -> H に変化する瞬間を立ち上がり、 H -> L に変化する瞬間を立ち下がりと呼ぶ。クロック波形による同期は通常、このどちらかの瞬間に合わせる。
エッジトリガ型同期機構とは何か説明しなさい。

クロック波形の立ち上がりまたは立ち下がりを検出して、それに合わせて回路を動作させる仕組み。具体的には立ち上がりまたは立ち下がりの直後に短時間のパルスを生成して、それが H の間回路を動作させる。
クロック波形の立ち上がり、立ち下がりで短時間のパルスを生成する回路において NAND素子の働きを述べなさい。

NAND素子が動作するのにはある時間を必要とするが、パルスを生成する回路ではその時間を利用して、その間だけパルスを出力する。
ポジティブエッジトリガ型とネガティブエッジトリガ型の違いを説明しなさい。

エッジトリガ型同期機構でクロック波形の立ち上がりに同期するのがポジティブエッジトリガ型、立ち下がりに同期するのがネガティブエッジトリガ型である。
RS-FF にポジティブエッジトリガ型同期機構を組み込んだ回路図とFFの記号を示しなさい。

ex521a

回路図を上図、FFの記号を下図に示す。

ex521b

T-FF にネガティブエッジトリガ型同期機構を組み込んだ回路図とFFの記号を示しなさい。

ex522a

回路図を上図、FFの記号を下図に示す。

ex522b

D-FF にポジティブエッジトリガ型同期機構を組み込んだ回路図とFFの記号を示しなさい。

ex523

マスタスレーブ型JK-FFにおいて、現在 Q=1, $\overline{Q}=0$ である。 J=1, K=1 としてから CLK=1 に変化した。この時回路内の(1)から(8)の各点の値を答えなさい。

CLK=1 なので左のFFが動作する。J=1, K=1, Q=1, $\overline{Q}=0$ であるので (1)=0, (2)=1 となる。よって左側FFの動作はリセットとなり、(3)=0, (4)=1 となる。 (5), (6) の前のANDへのCLK入力が0であるので、(5)=0, (6)=0となる。よって右側FFの動作は値の保持となり、(7)=1, (8)=0となる。

ex524

前問の続きで CLK=0 に変化した。この時回路内の(1)から(8)の各点の値を答えなさい。

CLK=0 なので右のFFが動作する。(1), (2) の前のANDへのCLK入力が0であるので、 (1)=0, (2)=0となる。よって左側FFの動作は値の保持となり、(3)=0, (4)=1となる。 (5), (6) の前のANDへのCLK入力が1であるので、(5)=0, (6)=1となる。よって右側FFの動作はリセットとなり、(7)=0, (8)=1となる。
マスタスレーブ型JK-FFにおいて、現在 Q=1, $\overline{Q}=0$ である。 J=0, K=1 としてからCLK=1 に変化した。この時回路内の(1)から(8)の各点の値を答えなさい。

CLK=1 なので左のFFが動作する。J=0, K=1, Q=1, $\overline{Q}=0$ であるので (1)=0, (2)=1 となる。よって左側FFの動作はリセットとなり、(3)=0, (4)=1 となる。 (5), (6) の前のANDへのCLK入力が0であるので、(5)=0, (6)=0となる。よって右側FFの動作は値の保持となり、(7)=1, (8)=0となる。
前問の続きで CLK=0 に変化した。この時回路内の(1)から(8)の各点の値を答えなさい。

CLK=0 なので右のFFが動作する。(1), (2) の前のANDへのCLK入力が0であるので、 (1)=0, (2)=0となる。よって左側FFの動作は値の保持となり、(3)=0, (4)=1となる。 (5), (6) の前のANDへのCLK入力が1であるので、(5)=0, (6)=1となる。よって右側FFの動作はリセットとなり、(7)=0, (8)=1となる。
RS-FFを用いてT-FFを構成しなさい。結合励起表、カルノー図、簡単化した論理関数を示しなさい。

状態		入力	使用FF
Q	Qn	T	S	R
0	0	0	0	X
0	1	1	1	0
1	0	1	0	1
1	1	0	X	0

ex528

$S = & T\ \overline{Q} \\ R = & T\ Q \\$

RS-FFを用いてD-FFを構成しなさい。結合励起表、カルノー図、簡単化した論理関数を示しなさい。

状態		入力	使用FF
Q	Qn	D	S	R
0	0	0	0	X
0	1	1	1	0
1	0	0	0	1
1	1	1	X	0

ex529

$S = & D \\ R = & \overline{D} \\$

JK-FFを用いてT-FFを構成しなさい。結合励起表、カルノー図、簡単化した論理関数を示しなさい。

状態		入力	使用FF
Q	Qn	T	J	K
0	0	0	0	X
0	1	1	1	X
1	0	1	X	1
1	1	0	X	0

ex530

$J = & T \\ K = & T \\$

JK-FFを用いてD-FFを構成しなさい。結合励起表、カルノー図、簡単化した論理関数を示しなさい。

状態		入力	使用FF
Q	Qn	D	J	K
0	0	0	0	X
0	1	1	1	X
1	0	0	X	1
1	1	1	X	0

ex531

$J = & D \\ K = & \overline{D} \\$

T-FFを用いてD-FFを構成しなさい。結合励起表、カルノー図、簡単化した論理関数を示しなさい。

状態		入力	使用FF
Q	Qn	D	T
0	0	0	0
0	1	1	1
1	0	0	1
1	1	1	0

ex532

$T = & \overline{D}\ Q + D \overline{Q} \\$

D-FFを用いてT-FFを構成しなさい。結合励起表、カルノー図、簡単化した論理関数を示しなさい。

状態		入力	使用FF
Q	Qn	T	D
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	1

ex533

$D = & \overline{T}\ Q + T \overline{Q} \\$

7.6. (6 章)¶

順序回路の構成要素を挙げなさい。

FFを使用して過去の動作の内容または現在の状態を記憶する回路(Memory)、入力と現在の状態から出力を決める組合せ回路 (出力デコーダ, Output Decoder)、記憶回路で次に記憶すべき状態を表す値を決める組合せ回路 (次状態デコーダ, Next State Decoder)がある。
ミーリー型順序回路とムーア型順序回路の違いを説明しなさい。

出力デコーダで、入力信号と状態の両方から出力信号を決めるタイプをミーリー型順序回路 (Mealy Machine)、状態のみから出力信号を決めるタイプをムーア型順序回路 (Moore Machine) と呼ぶ。
次の状態遷移表が表す内容を状態遷移図として描きなさい。

入力	現状態	次状態	出力
I	Q	Qn	O
0	0	0	0
0	1	1	1
1	0	1	1
1	1	0	0

Q=0 を S0、Q=1 を S1 とする。次の図のどちらでもよい。

ex603

前問の回路はどのような機能を持つ回路か ?

T-FF
次の状態遷移表が表す内容を状態遷移図として描きなさい。

入力	現状態	次状態	出力
I	Q	Qn	O
0	0	0	0
0	1	0	0
1	0	1	1
1	1	1	1

Q=0 を S0、Q=1 を S1 とする。次の図のどちらでもよい。

ex605

前問の回路はどのような機能を持つ回路か ?

D-FF
4進カウンタ回路を JK-FF を用いて作成するときの励起表付状態遷移表を示しなさい。

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	J1	K1	J2	K2
0	0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	0	X	X	0
0	1	0	1	0	0	X	0	0	X
0	1	1	1	1	0	X	0	X	0
1	0	0	0	1	0	0	X	1	X
1	0	1	1	0	0	1	X	X	1
1	1	0	1	1	0	X	0	1	X
1	1	1	0	0	1	X	1	X	1

4進カウンタ回路を JK-FF を用いて作成するときの次状態デコーダ、出力デコーダの論理関数を求めなさい。

ex608

$J1 = & I\ Q2\\ K1 = & I\ Q2\\ J2 = & I \\ K2 = & I \\ O = & I\ Q1\ Q2 \\$

4進カウンタ回路を JK-FF を用いて作成するときの回路図を示しなさい。

ex609

6進カウンタ回路の状態遷移図を描きなさい。

ex610

6進カウンタ回路の状態遷移表を示しなさい。

入力	現状態			次状態			出力
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O
0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	0
0	1	0	1	1	0	1	0
0	1	1	0	X	X	X	X
0	1	1	1	X	X	X	X
1	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
1	0	1	0	0	1	1	0
1	0	1	1	1	0	0	0
1	1	0	0	1	0	1	0
1	1	0	1	0	0	0	1
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

6進カウンタ回路を T-FF を用いて作成するときの励起表付状態遷移表を示しなさい。

入力	現状態			次状態			出力	使用FF
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O	T1	T2	T3
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0	0	0	0
0	0	1	0	0	1	0	0	0	0	0
0	0	1	1	0	1	1	0	0	0	0
0	1	0	0	1	0	0	0	0	0	0
0	1	0	1	1	0	1	0	0	0	0
0	1	1	0	X	X	X	X	X	X	X
0	1	1	1	X	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	1	0	1	0	0	0	1	1
1	0	1	0	0	1	1	0	0	0	1
1	0	1	1	1	0	0	0	1	1	1
1	1	0	0	1	0	1	0	0	0	1
1	1	0	1	0	0	0	1	1	0	1
1	1	1	0	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X

6進カウンタ回路を T-FF を用いて作成するときの次状態デコーダ、出力デコーダの論理関数を求めなさい。

ex613

$T1 = & I\ Q1\ Q3 + I\ Q2\ Q3\\ T2 = & I\ \overline{Q1}\ Q3 \\ T3 = & I \\ O = & I\ Q1\ Q3 \\$

6進カウンタ回路を T-FF を用いて作成するときの回路図を示しなさい。

ex614

入力中で3個連続した1を見つける回路を実現しなさい。

1ビットの入力1を数えて 3個連続したら 1を出力してカウントした値を0に戻す。記憶する状態は3個、ラベルを S0, S1, S2 として、連続した1の個数 0, 1, 2 に対応させる。状態遷移は、入力0の場合は出力を0 としてS0に戻る。入力1の場合は現状態に応じて S0 -> S1, S1 -> S2, S2 -> S0 のように遷移し、1が入力されて S2 -> S0 の遷移の場合にのみ3個連続したことを表す1を出力する。 FF1, FF2 の出力を Q1, Q2 として、S0 を (Q1, Q2) = (0, 0)、 S1 を (0, 1)、S2 を(1, 0) で表す。

ex615

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	T1	T2
0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	1
0	1	0	0	0	0	1	0
0	1	1	X	X	X	X	X
1	0	0	0	1	0	0	1
1	0	1	1	0	0	1	1
1	1	0	0	0	1	1	0
1	1	1	X	X	X	X	X

T1, T2, O の値を定める論理関数をカルノー図から求める。入力は I, Q1, Q2 となる。

T1, T2, O のカルノー図

カルノー図から求めた T1, T2, O の論理関数は次のようになる。

$T1 & = Q1 + I\ Q2 \\ T2 & = Q2 + I\ \overline{Q1} \\ O & = I\ Q1 \\$

3個連続する1を検出する回路の回路図

自動販売機の状態遷移図において、S1からの遷移 100/01 の表わす内容を説明しなさい。

100円が投入されている状態から、更に100円を投入したので100円を返金する。
自動販売機の状態遷移図において、S1からの遷移 010/10 の表わす内容を説明しなさい。

100円が投入されている状態から、購入ボタンを押したのでジュースを出す。
自動販売機の状態遷移図において、S1からの遷移 001/01 の表わす内容を説明しなさい。

100円が投入されている状態から、返金ボタンを押したので100円を返金する。

100円のジュース2種類 (A, B) を販売できるように、自動販売機の制御回路を拡張しなさい。

100円のジュース2種類 (A, B) を販売する。
硬貨は100円硬貨のみを受け付ける。
100円を投入した状態で購入ボタンを押すとジュースが出る。
100円を投入した状態で返金ボタンを押すと返金される。
200円以上投入すると余分な金額は自動的に返金される。
硬貨の投入、購入ボタンを押す、返金ボタンを押す動作は同時にはできず、一度に一つの動作しかできない。

入力信号は4ビット I1, I2, I3, I4 とする。 100円硬貨が投入されるとI1が1になる。購入ボタンAが押されるとI2が1になる。返金ボタンが押されるとI3が1になる。購入ボタンBが押されるとI4が1になる。出力信号は3ビット O1, O2, O3 とする。 O1 が1になるとジュースAが出る。 O2 が1になると100円返金される。 O3 が1になるとジュースBが出る。記憶する状態は2個、ラベルを S0, S1 として、 100円が投入されていない状態と投入されている状態に対応させる。状態遷移図を次に示す。

2種類のジュースA, B の自動販売機の状態遷移図

入力				現状態	次状態	出力			使用FF
I1	I2	I3	I4	Q	Qn	O1	O2	O3	T
0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	0	0	0	0	0
0	0	0	1	1	0	0	0	1	1
0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	1	0	1
0	0	1	1	0	X	X	X	X	X
0	0	1	1	1	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	1
0	1	0	1	0	X	X	X	X	X
0	1	0	1	1	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X
1	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	1	0	0
1	0	0	1	0	X	X	X	X	X
1	0	0	1	1	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X

同じ種類の点線で囲まれた部分は左右では一つにまとめられることを表す。したがって点線で囲まれた部分は8個の値がまとめられている。

T, O1, O2, O3 のカルノー図

カルノー図から求めた T, O1, O2, O3 の論理関数は次のようになる。

$T & = I1\ \overline{Q} + I2\ Q + I3\ Q + I4\ Q \\ O1 & = I2\ Q \\ O2 & = I3\ Q + I1\ Q \\ O3 & = I4\ Q \\$

2種類のジュースA, B の自動販売機の制御回路の回路図

200円のジュースを販売できるように、自動販売機の制御回路を拡張しなさい。返金ボタンを押したら投入済の金額の全額を返金する。

200円のジュース1種類を販売する。
硬貨は100円硬貨のみを受け付ける。
200円を投入した状態で購入ボタンを押すとジュースが出る。
返金ボタンを押すと全額返金される。
200円を超えて投入すると自動的に全額返金される。
硬貨の投入、購入ボタンを押す、返金ボタンを押す動作は同時にはできず、一度に一つの動作しかできない。

入力信号は3ビット I1, I2, I3 とする。 100円硬貨が投入されるとI1が1になる。購入ボタンが押されるとI2が1になる。返金ボタンが押されるとI3が1になる。出力信号は2ビット O1, O2 とする。 O1 が1になるとジュースが出る。 O2 が1になると全額返金される。記憶する状態は3個、ラベルを S0, S1, S2 として、それぞれ 0円、100円、200円が投入されている状態に対応させる。状態遷移図を次に示す。

200円のジュースの自動販売機の状態遷移図

入力			現状態		次状態		出力		使用FF
I1	I2	I3	Q1	Q2	Q1n	Q2n	O1	O2	T1	T2
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	1	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0
0	0	0	1	1	X	X	X	X	X	X
0	0	1	0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	1	0	1
0	0	1	1	0	0	0	0	1	1	0
0	0	1	1	1	X	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	0	0
0	1	0	1	0	0	0	1	0	1	0
0	1	0	1	1	X	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	0	0	1	1
1	0	0	1	0	0	0	0	1	1	0
1	0	0	1	1	X	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X	X

同じ種類の点線で囲まれた部分は左右では一つにまとめられることを表す。したがって点線で囲まれた部分は8個の値がまとめられている。

T1, T2, O1, O2 のカルノー図

カルノー図から求めた T1, T2, O1, O2 の論理関数は次のようになる。

$T1 & = I1\ Q2 + I1\ Q1 + I3\ Q1 + I2\ Q1 \\ T2 & = I1\ \overline{Q1} + I3\ Q2 \\ O1 & = I2\ Q1 \\ O2 & = I1\ Q1 + I3\ Q2 + I3\ Q1 \\$

回路図 ex620

次に示す順序回路を解析して、状態遷移表と状態遷移図を作成しなさい。

ex621

$J & = I \\ K & = \overline{I} \\ O & = Q \\$

入力	現状態	次状態	FF		出力
I	Q	Qn	J	K	O
0	0	0	0	1	0
0	1	0	0	1	1
1	0	1	1	0	0
1	1	1	1	0	1

ex621 状態遷移図

7.7. (追補　数の表現)¶

何進数の表現かわかるように 5 進数の 432 を書いてみなさい。

(432)_5
6 進数 1 桁の表現に使える数字をすべて挙げなさい。

0, 1, 2, 3, 4, 5
8 進数の 1234567 において真中の 4 は何の個数を表しているか ?

8 の3乗の個数
4 進数の 0.11 は 10 進数ではいくつになるか ?

1/4 + 1/16 = 5/16 = 0.3125
11 進数の数の表現の原理を説明してみなさい。それに関して問題となる点はないか ?

使える数字は 0, 1, 2, ..., 8, 9, ? の 11 個。通常の数字を使うだけでは 9 の次の値 ? を表現できない。桁上がりは 1 から数えて 11 の n 乗個目の数に達した時に発生し、n+1 桁になる。
4 進数の 0.1 と 6 進数の 0.1 はどちらが大きな値を表しているか ?

1/4 > 1/6、したがって 4 進数の 0.1 が大きい。
m 進数から 10 進数に変換する方法を説明しなさい。
6 進数の 2345 を 10 進数に変換しなさい。
6 進数の 2345 を方法(その2)で 10 進数に変換しなさい。

(((2 * 6 + 3) * 6 + 4) * 6 + 5 = 569
6 進数の 234.15 を 10 進数に変換しなさい。

2 * 6^2 + 3 * 6^1 + 4 * 6^0 + 1 * 6^-1 + 5 * 6^-2 = 72+18+4+(1/6)+(5/36) = 94+(11/36)
m 進数の整数を 10 進数に変換する 2 種類の方法のどちらを主として使おうと思いますか。その理由は何ですか。

自分が使いやすいと思う方法を使えばよい。
10 進数の 23.4 を 6 進数に変換しなさい。無限小数になる場合は小数点以下 5 位まで求めて計算を打ち切りなさい。
10 進数の 234.5 を 4 進数に変換しなさい。無限小数になる場合は小数点以下 5 位まで求めて計算を打ち切りなさい。

3222.2
10 進数の 234.5 を 7 進数に変換しなさい。無限小数になる場合は小数点以下 5 位まで求めて計算を打ち切りなさい。

453.33333
10 進数から m 進数に変換する方法を説明しなさい。

整数部分は m による除算を繰り返し実行して、各回の商と余りを求める。答が m 未満になったら、最後の答とそれまでの余りを下から順に並べる。小数部分は m による乗算を繰り返し実行して、各回の答の整数部分を上から順に並べる。
2 進数、8 進数、16 進数はどのような関係があるか。

2 進数 3 桁と 8 進数 1 桁は 1 対 1 の対応関係があり、 2 進数と 8 進数の間の変換は簡単な値の置換えで実現できる。 2 進数 4 桁と 16 進数 1 桁は 1 対 1 の対応関係があり、 2 進数と 16 進数の間の変換は簡単な値の置換えで実現できる。
8 進数の 7777 より 1 大きい値は何か。

10000
8 進数の 7777 を 16 進数に変換しなさい。

(7777)_8 = (1111 1111 1111)_2 = (FFF)_16
16 進数の 7777 を 8 進数に変換しなさい。

(7777)_16 = (0 111 011 101 110 111)_2 = (73567)_8
8 進数を 16 進数に変換する方法を説明しなさい。

8 進数を一旦 2 進数に変換して、それから 16 進数に変換する。
8 進数の 12345 を 16 進数に変換しなさい。

14E5
16 進数の 12345 を 8 進数に変換しなさい。

221505
8 進数の 1000 より 2 小さい値は何か。

776

7. 練習問題の答¶

7.1. (1 章)¶

7.2. (2 章)¶

7.3. (3 章)¶

7.4. (4 章)¶

7.5. (5 章)¶

7.6. (6 章)¶

7.7. (追補　数の表現)¶

目次

前のトピックへ

このページ

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	J1	K1	J2	K2
0	0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	0	X	X	0
0	1	0	1	0	0	X	0	0	X
0	1	1	1	1	0	X	0	X	0
1	0	0	0	1	0	0	X	1	X
1	0	1	1	0	0	1	X	X	1
1	1	0	1	1	0	X	0	1	X
1	1	1	0	0	1	X	1	X	1

入力	現状態			次状態			出力
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O
0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	0
0	1	0	1	1	0	1	0
0	1	1	0	X	X	X	X
0	1	1	1	X	X	X	X
1	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
1	0	1	0	0	1	1	0
1	0	1	1	1	0	0	0
1	1	0	0	1	0	1	0
1	1	0	1	0	0	0	1
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

入力	現状態			次状態			出力	使用FF
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O	T1	T2	T3
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0	0	0	0
0	0	1	0	0	1	0	0	0	0	0
0	0	1	1	0	1	1	0	0	0	0
0	1	0	0	1	0	0	0	0	0	0
0	1	0	1	1	0	1	0	0	0	0
0	1	1	0	X	X	X	X	X	X	X
0	1	1	1	X	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	1	0	1	0	0	0	1	1
1	0	1	0	0	1	1	0	0	0	1
1	0	1	1	1	0	0	0	1	1	1
1	1	0	0	1	0	1	0	0	0	1
1	1	0	1	0	0	0	1	1	0	1
1	1	1	0	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	T1	T2
0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	1
0	1	0	0	0	0	1	0
0	1	1	X	X	X	X	X
1	0	0	0	1	0	0	1
1	0	1	1	0	0	1	1
1	1	0	0	0	1	1	0
1	1	1	X	X	X	X	X

入力				現状態	次状態	出力			使用FF
I1	I2	I3	I4	Q	Qn	O1	O2	O3	T
0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	0	0	0	0	0
0	0	0	1	1	0	0	0	1	1
0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	1	0	1
0	0	1	1	0	X	X	X	X	X
0	0	1	1	1	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	1
0	1	0	1	0	X	X	X	X	X
0	1	0	1	1	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X
1	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	1	0	0
1	0	0	1	0	X	X	X	X	X
1	0	0	1	1	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X

入力			現状態		次状態		出力		使用FF
I1	I2	I3	Q1	Q2	Q1n	Q2n	O1	O2	T1	T2
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	1	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0
0	0	0	1	1	X	X	X	X	X	X
0	0	1	0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	1	0	1
0	0	1	1	0	0	0	0	1	1	0
0	0	1	1	1	X	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	0	0
0	1	0	1	0	0	0	1	0	1	0
0	1	0	1	1	X	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	0	0	1	1
1	0	0	1	0	0	0	0	1	1	0
1	0	0	1	1	X	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X	X

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	J1	K1	J2	K2
0	0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	0	X	X	0
0	1	0	1	0	0	X	0	0	X
0	1	1	1	1	0	X	0	X	0
1	0	0	0	1	0	0	X	1	X
1	0	1	1	0	0	1	X	X	1
1	1	0	1	1	0	X	0	1	X
1	1	1	0	0	1	X	1	X	1

入力	現状態			次状態			出力
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O
0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	0
0	1	0	1	1	0	1	0
0	1	1	0	X	X	X	X
0	1	1	1	X	X	X	X
1	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
1	0	1	0	0	1	1	0
1	0	1	1	1	0	0	0
1	1	0	0	1	0	1	0
1	1	0	1	0	0	0	1
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

入力	現状態			次状態			出力	使用FF
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O	T1	T2	T3
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0	0	0	0
0	0	1	0	0	1	0	0	0	0	0
0	0	1	1	0	1	1	0	0	0	0
0	1	0	0	1	0	0	0	0	0	0
0	1	0	1	1	0	1	0	0	0	0
0	1	1	0	X	X	X	X	X	X	X
0	1	1	1	X	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	1	0	1	0	0	0	1	1
1	0	1	0	0	1	1	0	0	0	1
1	0	1	1	1	0	0	0	1	1	1
1	1	0	0	1	0	1	0	0	0	1
1	1	0	1	0	0	0	1	1	0	1
1	1	1	0	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	T1	T2
0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	1
0	1	0	0	0	0	1	0
0	1	1	X	X	X	X	X
1	0	0	0	1	0	0	1
1	0	1	1	0	0	1	1
1	1	0	0	0	1	1	0
1	1	1	X	X	X	X	X

入力				現状態	次状態	出力			使用FF
I1	I2	I3	I4	Q	Qn	O1	O2	O3	T
0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	0	0	0	0	0
0	0	0	1	1	0	0	0	1	1
0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	1	0	1
0	0	1	1	0	X	X	X	X	X
0	0	1	1	1	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	1
0	1	0	1	0	X	X	X	X	X
0	1	0	1	1	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X
1	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	1	0	0
1	0	0	1	0	X	X	X	X	X
1	0	0	1	1	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X

入力			現状態		次状態		出力		使用FF
I1	I2	I3	Q1	Q2	Q1n	Q2n	O1	O2	T1	T2
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	1	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0
0	0	0	1	1	X	X	X	X	X	X
0	0	1	0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	1	0	1
0	0	1	1	0	0	0	0	1	1	0
0	0	1	1	1	X	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	0	0
0	1	0	1	0	0	0	1	0	1	0
0	1	0	1	1	X	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	0	0	1	1
1	0	0	1	0	0	0	0	1	1	0
1	0	0	1	1	X	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X	X

ナビゲーション

7. 練習問題の答¶

7.1. (1 章)¶

7.2. (2 章)¶

7.3. (3 章)¶

7.4. (4 章)¶

7.5. (5 章)¶

7.6. (6 章)¶

7.7. (追補 数の表現)¶

目次

前のトピックへ

このページ

クイック検索

ナビゲーション

7.7. (追補　数の表現)¶

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	J1	K1	J2	K2
0	0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	0	X	X	0
0	1	0	1	0	0	X	0	0	X
0	1	1	1	1	0	X	0	X	0
1	0	0	0	1	0	0	X	1	X
1	0	1	1	0	0	1	X	X	1
1	1	0	1	1	0	X	0	1	X
1	1	1	0	0	1	X	1	X	1

入力	現状態			次状態			出力
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O
0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	0
0	1	0	1	1	0	1	0
0	1	1	0	X	X	X	X
0	1	1	1	X	X	X	X
1	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
1	0	1	0	0	1	1	0
1	0	1	1	1	0	0	0
1	1	0	0	1	0	1	0
1	1	0	1	0	0	0	1
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

入力	現状態			次状態			出力	使用FF
I	Q1	Q2	Q3	Q1n	Q2n	Q3n	O	T1	T2	T3
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0	0	0	0
0	0	1	0	0	1	0	0	0	0	0
0	0	1	1	0	1	1	0	0	0	0
0	1	0	0	1	0	0	0	0	0	0
0	1	0	1	1	0	1	0	0	0	0
0	1	1	0	X	X	X	X	X	X	X
0	1	1	1	X	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	1	0	1	0	0	0	1	1
1	0	1	0	0	1	1	0	0	0	1
1	0	1	1	1	0	0	0	1	1	1
1	1	0	0	1	0	1	0	0	0	1
1	1	0	1	0	0	0	1	1	0	1
1	1	1	0	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X

入力	現状態		次状態		出力	使用FF
I	Q1	Q2	Q1n	Q2n	O	T1	T2
0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	1
0	1	0	0	0	0	1	0
0	1	1	X	X	X	X	X
1	0	0	0	1	0	0	1
1	0	1	1	0	0	1	1
1	1	0	0	0	1	1	0
1	1	1	X	X	X	X	X

入力				現状態	次状態	出力			使用FF
I1	I2	I3	I4	Q	Qn	O1	O2	O3	T
0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	0	0	0	0	0
0	0	0	1	1	0	0	0	1	1
0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	1	0	1
0	0	1	1	0	X	X	X	X	X
0	0	1	1	1	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	1
0	1	0	1	0	X	X	X	X	X
0	1	0	1	1	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X
1	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	1	0	0
1	0	0	1	0	X	X	X	X	X
1	0	0	1	1	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X

入力			現状態		次状態		出力		使用FF
I1	I2	I3	Q1	Q2	Q1n	Q2n	O1	O2	T1	T2
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	1	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0
0	0	0	1	1	X	X	X	X	X	X
0	0	1	0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	1	0	1
0	0	1	1	0	0	0	0	1	1	0
0	0	1	1	1	X	X	X	X	X	X
0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	1	0	1	0	0	0	0
0	1	0	1	0	0	0	1	0	1	0
0	1	0	1	1	X	X	X	X	X	X
0	1	1	0	0	X	X	X	X	X	X
0	1	1	0	1	X	X	X	X	X	X
0	1	1	1	0	X	X	X	X	X	X
0	1	1	1	1	X	X	X	X	X	X
1	0	0	0	0	0	1	0	0	0	1
1	0	0	0	1	1	0	0	0	1	1
1	0	0	1	0	0	0	0	1	1	0
1	0	0	1	1	X	X	X	X	X	X
1	0	1	0	0	X	X	X	X	X	X
1	0	1	0	1	X	X	X	X	X	X
1	0	1	1	0	X	X	X	X	X	X
1	0	1	1	1	X	X	X	X	X	X
1	1	0	0	0	X	X	X	X	X	X
1	1	0	0	1	X	X	X	X	X	X
1	1	0	1	0	X	X	X	X	X	X
1	1	0	1	1	X	X	X	X	X	X
1	1	1	0	0	X	X	X	X	X	X
1	1	1	0	1	X	X	X	X	X	X
1	1	1	1	0	X	X	X	X	X	X
1	1	1	1	1	X	X	X	X	X	X